VHDL

用 entity 和 architecture 描述硬件设计，用 process 表达行为，仿真生命周期分为分析、展开和执行。