SystemVerilog

把硬件设计模型和验证结构结合在一起。断言描述预期行为，SystemVerilog 类库支持可复用的 UVM 验证环境。